Verilog HDL を使用した回路の構造記述、動作記述の方法と、NC-Verilog の実行方法を学習します。
・UNIX / LINUX の基礎知識をお持ちの方
・論理回路設計、または論理設計CADに従事されている方
1日目
・Verilog HDLの基本文法と構成
・SimVision GUI
2日目
・機能記述レベルのモデリング
3日目
・機能記述レベルの応用（タスク、ファンクション）
・ゲートレベル・シミュレーション
・ライブラリ・サーチ
・バック・アノテーション
必ず事前に受講規約をご確認いただき、同意の上でお申し込みください。