受付中 Verilog HDL and Simulation

トレーニング詳細

バージョン
12.1
受講日数
3日間
開催形態
特別コース(個別開催)
受講料 (税抜き)
1名様 ¥135,000
(2名様以上でお申し込みください。)

概要

Verilog HDL を使用した回路の構造記述、動作記述の方法と、NC-Verilog の実行方法を学習します。

受講対象者

・UNIX / LINUX の基礎知識をお持ちの方
・論理回路設計、または論理設計CADに従事されている方

カリキュラム

1日目
・Verilog HDLの基本文法と構成
・SimVision GUI

2日目
・機能記述レベルのモデリング

3日目
・機能記述レベルの応用(タスク、ファンクション)
・ゲートレベル・シミュレーション
・ライブラリ・サーチ
・バック・アノテーション

関連コース

Incisive シミュレーター ビギナーコース

Assertion Based Verification with SVA

Cadenceトレーニング用お申し込みフォーム

必ず事前に受講規約をご確認いただき、同意の上でお申し込みください。

会社名
所属部署
氏名
郵便番号
ご住所
任意
電話番号
e-mail
その他ご連絡事項

イノテック 個人情報取り扱いに同意します。