シグナルインテグリティ解析(高速信号の最適設計)

シグナルインテグリティ解析(高速信号の最適設計)

10Gbps超の高速信号の最適化による動作マージンの確保

DDRメモリにおけるタイミングバジェットを守った低コスト設計の実現

高速信号伝送と不要輻射などのトレードオフ

シグナルインテグリティ解析

高速信号の安定的な伝送を実現するには、高速信号を扱うデバイス(LSI)の物理層の仕様を確認し、要求されている伝送速度を実現するための損失、反射、クロストーク特性などを満足させるために最適な設計方法の確立が必要です。

具体的には、信号駆動能力や負荷、最適な配線経路や終端処理方法の検討、減衰を許容範囲内に抑えるための、伝送線路長の規定や材料の選定、更には予測しづらい不要輻射への配慮、金属部品の位置、フレキシブル基板やハーネスの引き回しなど広範な観点での検討が求められています。これら設計最適化に向けたシミュレーションは、回路図を出図して、基板レイアウト設計への指示ができるようにするためのPre-レイアウトシミュレーションと、実配線後の基板レイアウトがPre-レイアウトシミュレーションの指示通りに出来ているかの確認のために行うPost-レイアウトシミュレーションの2段階に分けることが出来ます。

具体的な高速信号のシミュレーションとしては、主に最終結果の判定ために行われるEYEパターン解析や問題発生時の原因究明のためのSパラメータ解析、TDR解析等の結果から総合的に判断します。弊社では、Pre-レイアウトシミュレーション、Post-レイアウトシミュレーション検証のみならず、デザインプランニングの早い段階から、高速信号以外のEMC等も視野においたシステム全体構造案、基板の層構成案等、各種ご提案いたします。

シグナルインテグリティ解析(高速信号の最適設計)

お問い合わせ

設計解析ソリューション部

TEL:045-474-9045