EMATimingDesigner

こんなことで
お悩みではありませんか？

• タイミング見積もりが複雑で負担

  PCB上のデバイス間のインターフェイス回路を設計するうえで正しく信号の受け渡しをする為には、送信側、受信側共に、それぞれのタイミング制約(ACスペック)を満たす必要があり、その為には事前の正確なタイミングバジェットの見積もりが必要です。
  一般的に、回路設計におけるタイミング見積もりは、設計者がシステム設計初期段階でデバイスのデータシートからインターフェイス部分のACスペック情報を参照しエクセル等のツールを駆使し机上計算で行われています。

• ACスペック表作成に時間がかかっている

  机上計算でも対応可能な例としては、シンプルなプロトコルや低速インターフェイス(SPI等)が挙げられます。しかしながら今日頻繁に使用される高速インターフェイス系等(DDR、PCIe、SATA、HDMI、USB等)の設計では、多くの動作モードへの対応、マルチクロックドメイン、信号間の位相調整の考慮等、複雑な条件の元での正確なタイミング見積もりを机上計算のみで対応することは難しくなっており、設計者の負担になります。
  また、設計者はタイミング仕様決定後に、データシートに載せるACスペック表作成を行う必要があり、これもまた負担の１つとなっています。

TimingDesignerは
ここが違う！

• 使いやすいタイミング・
  ダイアグラム・エディター

  TimingDesignerへの入力データのメインは波形情報です。
  使いやすいGUIで、どなたでも簡単に波形入力ができます。また、各種Verilog/VHDLシュミレーターからのダンプファイルを(vcd,fsdb,wlf)そのままインポートしたり、後述のDesign Kitを使用することにより波形入力の手間を省く事もできます。

• すぐに使える豊富な
  デザイン・ライブラリー

  TimingDesignerユーザーなら誰でもEMA社サポートページよりDesign Kit(主要なマイコン、メモリー、FPGA等のTimingDesigner用ACスペックデータ)がダウンロード可能で、ダウンロード後すぐにツールにインポートして利用できます。もし使用するデバイスのDesign Kitが無い場合、EMA社に作成を依頼する事も可能で、それにより設計者は大幅にデータ入力の手間を省くことができます。

• FPGAツールとの連携

  FPGAツールから、論理合成後のIOの遅延情報をTimingDesignerに取り込む事が可能。
  これにより、例えばDDRメモリーのIOピンから、それとつながるFPGA内部のレジスター間のパスのタイミング解析が可能です。

• シグナル・インテグリティ
  解析ツールとの連携

  Cadence社製 Sigrity system SIとの連携し、データをTimingDesignerに取り込み、SI解析の結果をデジタル波形として解析が可能です。

• 見栄え良く
  ドキュメント生成が可能

  数百通りの波形のレイアウトパターンがプリセットで用意されており、それらを効率よく使用する事で簡単にプロ並みの仕様書(ACスペック部分)を作成できます。
  またMS Officeとの連携により、TimingDesignerから直接波形をOffice文章にコピーアンドペーストしたり、ダイレクトにOffice上の埋め込み波形情報を編集できます。
  
  出力可能フォーマット : pdf,emf,mif,eps,tif,jpeg,gif,png,svg