

cādence[®]
CHANNEL PARTNER


JPCA Show 2018

OrCAD体験会
OrCAD Sigrity ERC



• DRCとSI解析の課題点


- 解析によって見つかる不具合と対策工数の問題
- 基板設計者と解析エンジニアの**Gap**が大きい



解析エンジニアを増やすことや、基板設計者に解析実行まで任せるのは厳しい

• Gapを埋めるERC/SRC

- 基板設計者にほんの少しだけSI/PIに踏み込んでもらう



- ERC: Electrical Rule **Check**
- SRC: Simulation Rule **Check**
 - DRCのように基板設計ツールから簡単実行
 - 解析用モデル不要
 - 設定は最小限
 - チェック結果を見ながらその場で修正

SI問題を基板設計段階で対処することで、解析後の設計修正工数を**大幅削減!**

• SRC(Simulation Rule Check)

- シミュレーションモデルは不要で、電圧パルスを信号振幅、データレート、立ち上がり/立下り時間、ドライバ/レシーバー終端を設定することで Tx/Rx/NEXT(FEXT)の波形を確認可能。

