最新情報
QIRは、次のメジャー、あるいはマイナーチェンジ・バージョンをリリースまでの間に、一部の新機能を先行して提供する四半期毎リリース（Quarterly Incremental Release）の略称です。このリリース方法は、バージョン16.6より導入されました。QIRアップデート バージョンは、保守契約中のすべてのお客様が入手いただけます。
17.2（Hotfix 049）
- コンストレイントマネージャ:Captureで「Constraint Manager」が利用可能になり、制約条件が入力可能。
17.2 QIR#7
- Cadenceカスタマーエクスペリエンス向上プログラム:「Cadenceカスタマーエクスペリエンス向上プログラム」への参加・不参加の確認メッセージを表示。
- 拡張基本設定:拡張基本設計が[オプション]-[拡張基本設定]でアクセス可能。
- Part Editor 機能強化:ワンクリックでPart のさまざまな属性へアクセス可能。
17.2 QIR#6
- PSpice Model 関連付けインターフェース更新:シンプルなインターフェースを使用してPSpice Modelの各属性へ関連付けが可能。
17.2 QIR#4
- パフォーマンス向上:ネットグループが多いデザインなど、設計固有のさまざまなケースでパフォーマンス向上。
17.2 QIR#3
- Simulation Setting Dialog 更新:ワンクリックでさまざまなオプションにアクセス可能。
17.2 QIR#1
- HTML エクスポート:デザインをHTML エクスポートすることによりブラウザ等で回路図を表示可能。
- デザイン・コンペア機能強化:抽出した差分結果をExcel またはHTML で保存可能。
- コンフィグレーションファイルのカスタマイズ:カスタマイズしたコンフィグレーションファイルを指定可能。
- パスワード・プロテクション:プロジェクトにパスワード設計が可能。（設計途中でも設定/解除可能）
- 検索機能の強化:Fide/Browse Window のカスタム可能。
- Property Editor Filter 機能強化:Property Editor Filter が製品毎となり、製品毎に必要なProperty のみ表示可能。
- Capture Custom Launch:Capture が起動に失敗した場合、カスタム起動モードでCapture を再起動可能。
- Display Option:属性追加時にその属性をデフォルトで表示のON/OFF 設定可能。
- PDF エクスポート機能強化:PDF エクスポート時に一部もしくはすべての属性を除外可能。
- Grobal DRC:すべてのデザインに対して同じ設定のDRC を適用する設計可能。
- Select Folder Window 更新:Microsoft Explorer 仕様に更新。
- Customize Page:[ツール]-[ユーティリティ]-[Customize Page（On Creation）]でカスタマイズしたタイトルブロック（図面枠）が配置可能。
- CIS Library 機能強化:設定したライブラリの場所が見つからない場合、Cadence Default Library 内を検索するよう設定可能。
- CIS Part 選択機能強化:リレーションナルクエリーを有効にせず、「Select a Table」を使用してCIS Part Table が選択可能。
- CIS Part Browser 機能強化:CIS Database Part が現在のCIS 構成ライブラリに見つからない場合メッセージダイアログの[Configre Library]よりライブラリ設計可能。
17.2
Windows OS 64 bit のみのサポートになりました。
- デザイン・コンペア:デザイン間/回路図間/回路図ページ間の比較が可能になりネット的な差分/グラフィカル的な差分を抽出し比較結果を表示可能
- アドバンスド・アノテーション:デザイン/階層ブロック/回路図ページ/プロパティ・ブロック単位/プレフィックス単位でリファレンス・コントロール可能
- 拡張基本設定:これまで[Accessories]-[Cadence Tcl/Tk Utilities]-Utilities]に格納されていたExtend Preferences Setup（拡張設定）が[オプション]-[拡張基本設定]でアクセス可能。
- Demo Designs ブラウザ:様々なサンプルデザイン（Demo Design）にDemo Designs ブラウザ（[ファイル]-[開く]-[Demo Designs]）によって直接開くことが可能。
- XML エクスポート/インポート:デザインファイル（*.dsh)とライブラリファイル（*.olb)ファイルがXML ファイルフォーマットでエクスポート/インポート可能。
- ISCF エクスポート:インテル社の組込み機器向け製品搭載回路図レビューサービス向けに、Capture のデザインにおける、パーツ属性、ピン属性、グランネット情報をIntel Schematic Export Format（ISCF）にてエクスポート可能。
- インテリジェントPDF エクスポート:リファレンスやネット、階層ブロックから下の階層へのリンク付きPDF がエクスポート可能。
- TCL 8.6サポート:TCL 8.6 64-bitサポ―ト。
- Crystal Report:CISでCrystal ReportテンプレートがSQL データベースで使用可能。
16.6 QIR#6
- Windows 8.1のサポート: OrCADが正式にWindows 8.1をサポート。
16.6 QIR#5(QIR #5 Factsheet ：英語版)
- PSpiceモデルの迅速な関連付: Captureで、インスタンスレベルのPSpiceモデルを、回路図エディタの部品に直接割り当てる機能をサポート。
- PSpiceライブラリの検索: Captureで、PSpice Part Searchを利用して、シミュレーションモデル/部品のインストール済みライブラリを簡単に検索できる手段を提供。
- Capture閲覧専用モード: 新しい閲覧専用モードにより、ライセンスを使用せずに プロジェクトファイル/回路図ファイルのオープン、レビューが可能。
- Quick Placeメニューの更新: Captureの［Place］-［PSpice Component］メニューをアップデートし、［PSpice Ground］、共通ディスクリート部品、新規リソースなど、新しい項目とサブメニューを追加。
16.6 QIR#4
- 表示のプロパティのアップデート: 新しい表示のプロパティとして、値が存在する場合のみ値を表示するオプションを追加。「Tolerance」など、共通して表示されるプロパティで、値が存在しない場合はプロパティ名も表示させたくない場合に有用です。
- Capture閲覧専用モード: Captureを読み取り専用モードで起動でき、ライセンスを確認しません。コマンドラインのスイッチ「capture.exe -viewer」で実行可能。
- ピンのない機械部品: バーコード、基準ホール、メカニカル・ホールを含む、ピンのないメカニカル部品を回路図に配置し、PCBと同期可能。
- SIフローのアップデート: Capture SIフローで、Sigrity製品をOrCAD PCB SIと同様にサポート。
16.6 QIR#3
- オブジェクトの整列: グループ内、または信号オブジェクト・レベルでオブジェクトの縦方向、横方向の整列をサポート。整列ツール・バーも新規に追加されました。
- オブジェクトの分散: オブジェクトを選択し、均一に、または横方向に分散配置します。
- ライブラリの再読み込み: アクティブなセッション中にライブラリがCapture以外により更新された場合、ユーザーはライブラリを再読み込みし、更新された情報を表示可能。
- タイトルブロックの回路図ページ名プロパティ: Titleblockに新しいシステムプロパティ「Page Name」を追加。「Page Name」プロパティは、以前のリリースにあった「Schematic Name」プロパティと同様に扱われます。ページ名を変更すると、このプロパティの値が自動的に同期、更新されます。
- SIフローのアップデート（XNet表示）: 現在の設計に定義されたXNetの一覧を絞り込んで簡単に表示可能。XNetを構成するフラットネットを含むXNetのデータを表示します。
- 新しいネットグループ表示オプション: NetGroupの名前がNetGroupのインスタンスと異なる場合のみ、NetGroupの定義を表示するように設定可能。
16.6 QIR#2
- 共通プロパティのテキスト揃え: コメントのテキストや、「Part」、「Off Page Connector」、「Port」など、すべてのCaptureオブジェクトのプロパティのテキストの表示を行揃え可能。
- Tclのアップデート: 新しいTclスクリプトAPIのアップデートで、Titleblock内のバリアントカスタム変数、NetGroupエイリアスの表示/非表示、プロジェクトライブラリへのアクセスが可能。
- 設計データ形式のオプション: データ形式の表示に新しい2つのオプションを追加。
- ビューの変換: PCB Editorのネットリストがサポートするビューへの変換。
16.6
- Capture – PCB SIの統合とフロー: 製品の統合により、新しい双方向の回路図入力/信号整合フローが導入され、電子設計技術者が回路トポロジーを探索し、コンストレイントを開発し、シグナル・インテグリティ解析が可能。
- 共通部品のクイック配置: 新しい［Place］-［PSpice Component］メニューにより、よく使う回路図やシミュレーションの部品のクイック配置が可能。メニュー項目である部品の一覧はユーザーが設定でき、初期状態ではPSpice®シミュレーションデバイス（パッシブ、ディスクリート、ソース、デジタル）が含まれます。
- ユーザー設定可能なメニューとツール・バー: OrCAD Capture、PSpice Advanced Analysis、Model Editorのメニュー、ツール・バー、アイコンをカスタマイズ可能。これにより、任意のTclメソッド/スクリプトをメニューから実行できます。
- 検索機能の強化: Find機能で、任意のプロパティ値（例: <プロパティ名>=<値>）や、検索文字列内での正規表現の使用による部品検索が可能。たとえば、指定子が「C」または「R」で始まり、次の文字が「2」から「9」までの数字である部品を検索するには、次の検索文字列を使用します。Part Reference=(C|R)[2-9]
- ネットグループの改善: NetGroupユースモデルを、Busユースモデルと同じになるように変更し、直感性と一貫性を向上。以下の機能を拡張しました。NetGroupのBusへの割り当て、名前のないNetGroup内のピンの並べ替え、NetGroupへのピンの追加と削除、NetGroup参照の可視化、NetGroup参照の検索。
- 強化された設計とライブラリの保存機能: Capture Project Managerで、変更済みで保存が必要なページにアスタリスク「*」のマークを付加。保存を実行すると、マークのついたページが保存されます。
- オフ・ページの一括置換: Find and Replaceダイアログ（［Edit］-［Global Replace］）に新しいオプション「OffPage Connector」が追加され、OffPageコネクタを検索、置換可能。
- ユーザー割り当て名称の保持: レファレンス名管理を改善し、ユーザーが変更したレファレンスを追跡し、設計全体での部品レファレンス管理をユーザーが細かく制御可能。リファレンス名称は、新しく追加された「User-Assigned」フラグにより、ユーザー割り当てであることを手動で設定でき、Annotateウィンドウの「Preserve Designator and Preserve User-Assigned Valid References」を併用することで、名称とリファレンスを保持できます。リファレンスをProperty Editorで手動変更した場合、回路図キャンバスで手動変更した場合、基板側のバックアノテーションで変更された場合、Captureはリファレンス名称をユーザー割り当てとマークします。
- 設計レベルの自動参照: PreferencesダイアログのMiscellaneousタブでDesign Levelオプションを選択することで、回路図レベルのアノテーションに加え、設計レベルのアノテーションが利用可能。コピー時に参照を保持するオプションも利用可能。
- 以前のバージョンで作成した設計の参照/表示: 以前のバージョンのCaptureで作成した設計を、形式変換せずに開き、表示可能。以前の設計を形式変換する必要があるのは、実際に保存する場合のみです。
- すべてのタブを閉じる: 右クリックメニューから、キャンバスのすべてのタブ、または現在のタブ以外のすべてのタブを閉じることが可能。タブを右クリックして、適切なオプションを選択します（Close、Close All Tabs、Close All Tabs But This）。
- カスタム設計ルールチェック（DRC）: Tclスクリプトで、ユーザー定義の回路図チェック、回路チェックを作成し、CaptureのDRCルーチンに追加可能。R&Dのサンプルとして、途切れているワイヤ、デバイスピンのミスマッチ、重なっているワイヤ、参照プレフィクスのミスマッチ、ポートピンのミスマッチ、ディスクリート部品の短絡などのチェックが含まれています。
- プロジェクトの別名保存の強化: 16.6でプロジェクトを保存時、設計名と異なるプロジェクト名を指定でき、これにより、プロジェクトを1台のハードディスクから別のディスクにコピー、移動する場合の手動の手順と同様の操作が可能。すべての参照ファイルをコピー、移動するオプションを指定でき、この場合、保存時にすべてのリンクが更新されます。
- RefDesの統一的サポート:CaptureとCISで、参照と指定子を同様に扱うことで、CISデータベースやBOMでReference Designatorを手動で訂正する手間を解消。CISは、U2N、C1_R、C12-1、R7-TOP、MP_2V5_REF、TP3V3_0.など、すべての形式の参照指定子をサポートします。また、マルチパッケージであっても参照指定子は一貫しています。（例えば、MP_2V5_REFはMP_2V5_REFで、MP_2V5_REFAではありません。）
- 外部の設計部品へのリンク: 外部の設計の参照部品を、グループまたはサブグループレベルでリンク可能。
- CISパフォーマンスの向上: 特に巨大なデータベースやクエリーを扱う場合に、CIS動作の総合的なパフォーマンスを大幅に改善。
- CIS ExplorerのTclカスタマイズ: CIS Explorerをユーザー定義のアクションや機能でカスタム設定可能。（例えば、部品配置チェックをカスタマイズして、EOL部品の配置を禁止したり、部品の調達に長時間かかる場合に警告したりできます。）また、クエリー結果の行もカスタマイズできます。（例えば、推奨部品の行は青で強調表示し、非推奨部品や禁止部品は赤で表示できます。）
- CISでの複数の値のサポート: 情報やコンテンツについて複数のソースがある部品インスタンスを考慮して、任意のCISフィールドで複数の値を設定可能。（例えば、1つの部品に対する複数のデータシート/アプリケーションノートや複数のPSpiceモデルの列挙。）
16.5
- グラフィカルな操作のロック（GOp）: CaptureのGOpロック機能により、回路図設計内のさまざまな部品をロック可能。ページ、フォルダ、または設計全体のオブジェクトをロックできます。この機能により、設計内のロックされた部品を間違えて移動したり削除したりするのを防止できます。修正が必要な設計は、変更前にロックを解除する必要があります。
- 配置レポート: 回路図上の部品配置のX座標、Y座標のレポートを生成。このレポートはCSVファイルで生成され、リファレンス名、部品名、回路図名、シート番号、部品ライブラリのファイルシステム内の場所、位置のX座標、Y座標など、部品の詳細情報を提供します。
- 検索結果レポート: 設計内でFindコマンドの実行後、検索結果のレポートを生成。Findコマンドを実行して、1つの設計内で複数の種類のオブジェクトを検索すると、検索結果はFindウィンドウの別のタブに表示され、タブごとにデータをエクスポートできます。
- ネットのグループ化: OrCAD Captureにネットのグループを作成できるNetGroupという概念を導入。1つのNetGroupには、複数のスカラーネット、複数のベクターネット、またはその両方を組み合わせて含めることができます。Captureでは、設計内全体で使用でき、他の設計にもエクスポートできる名前付きのNetGroupを作成できます。その場だけ使用する場合は、名前なしのアドホックなNetGroupを作成することもできます。新しいNetGroup Connectorは、信号をインテリジェントに統合、タップアウトするのに使用できます。接続された信号用のネット名を生成するのにも使用できます。
- CIS.INIの設定: CaptureのINI設定が常に動的であるのに対し、CISの設定はむしろ静的で、通常最初のCISデータベース関連の設定後、変更されません。CaptureのINI設定はクリアして再初期化したいが、CISの設定は保持したいことがあります。これを可能にするため、OrCAD 16.5では、CISのINI設定を別のバックアップ・ファイルに保持するようにしました。このファイルは、CaptureがCaptureのINI設定を再初期化する場合でもCISのINI設定を保持し、Captureはこれを読み込みます。
- 部分的設計シミュレーション: リリース16.5で、生産性を向上させる機能として、部分的設計シミュレーションを追加。任意の設計でコンポーネントを1つ1つ区分し、部分的設計シミュレーション機能を使用して、選択した部分のみをシミュレーションできます。この機能を利用すれば、同じ設計内の異なる回路を、異なるシミュレーション・プロファイルでシミュレーションできます。設計の特定の部分だけをネットリストすることもできます。さらに、設計の部分同士を比較、統合することもできます。
16.3
- 自動配線: 部品点数が多い複雑な設計では、部品間の配線は、多くの場合、時間のかかる単調な作業です。また複数のピンからバスへの配線も単調な繰り返し作業です。CaptureにAuto-Wiring機能が追加され、回路図ページで2本以上のピンまたはワイヤを配線できます。ページ内で複数の点を配線するには、すべての点を選択し、Auto-Wiringのオプション（状況により「Auto-Wire Two Points」または「Auto-Wire Multiple Points」）を選択します。ページ内で複数の点を配線できるだけでなく、「Auto Connect to Bus」オプションを使用すると、各点をバスに配線できます。
- プロジェクトの種類の関連付け: Captureで新しいプロジェクトの作成時、プロジェクトの種類を選択します。プロジェクトの作業終了後、別のプロジェクトの種類への変更が必要なことがあります。例えば、プロジェクトの種類をSchematicからAnalog or Mixed A/Dに変更したい場合です。Captureに既存のプロジェクトの種類を変更するオプションが追加されました。
- 設計ナビゲーションの改善: Capture 16.3で、フラット設計、単純または複雑な階層化設計で、シート間参照を作成可能。Captureの設計ナビゲーションに信号ナビゲーション機能が追加され、設計内の接続した信号の流れをたどることができます。この機能により、Captureでトレースしたい信号を選択し、設計内の接続した信号をすべて閲覧できます。閲覧リストで信号を選択し、強調表示することもできます。
- ワイヤのスタイルオプション: ワイヤやネットの色、線のスタイル、線の太さを変更することで、回路図ページでの表示を変更可能。
- 部品の配色: Captureで、設計内の特定のブロックの色を変更して表示可能。ブロックに画像を追加し、ブロックの実装を視覚的に表現することもできます。
- 画像の埋め込み: 回路図ページにさまざまな種類の画像を埋め込み可能。Captureがサポートする画像の種類には、BMP、JPEG、GIF、PNG、TIFFが含まれます。
- OLEオブジェクトのサポート: CaptureでOLEオブジェクトがサポートされ、回路図ページでオブジェクトの埋め込みやリンクが可能。埋め込み、リンクが可能なオブジェクトの種類は、コンピュータで利用可能なアプリケーションやファイルによって決まります。この機能により、任意の外部データ（情報）を使って回路図ページに注釈を加えることができ、設計の使い勝手と可読性を向上できます。
- ベジェ曲線と楕円弧: Captureの回路図ページで楕円弧や、複数点のベジェ曲線を配置可能。
- PCB Editor 3D Footprintビューワー: PCB Editor 3D Footprintビューワーにより、回路図エディタや部品エディタで選択した部品のフットプリント・シンボルの3次元表示が可能。このビューワーでは、フットプリント・シンボルに加えて、ピンの番号と名前も表示されます。また、フットプリントを上方、下方、前面、背面、左、右、等角図法（120°）の異なる方向から表示できます。フットプリントの表示のほか、3D計測ツールを使用して、フットプリントキャンバス内でx、y、z各軸をまたぐ任意の距離を測定できます。
- ユーザー定義のピンシェイプ: Captureで独自のピンシェイプを作成可能。作成したピンシェイプは、新しい部品を作成する場合や、既存の部品のピンを編集する場合に利用できます。ピンシェイプの作成には、楕円弧、ベジェ曲線を含む、Captureで利用可能なすべてのシェイプを使用できます。
- スクリプトのサポート: Captureのリリース16.3で、コマンド・プロンプトからCaptureのコマンドを実行できるスクリプト機能を追加。コマンドを記憶して、後で再実行する機能も追加されました。
- 基板/回路図上のオブジェクトのロック: Capture – Allegroフローで、オブジェクトのロック機能を追加。この機能により、クロスプローブ時に回路図や基板上のオブジェクトを一時的にロックできます。クロスプローブ動作時に、回路図や基板上のコンポーネントの移動（接続が切れる可能性）を防止できます。
- 出力警告フィルター: PCBネットリストの作成時、PROPAGATION_DELAY、RATSNEST_SCHEDULE、DIFFERENTIAL_PAIR、NET_SPACING_TYPEなど、多くの電気的コンストレイントを無視するオプションを追加。
- 電源ピンの強化: Captureに新しいAssign Power Pinsコマンドが追加され、不可視の電源ピンをNCピンとして定義可能。これにより、NCピンでない電源ピンだけを配線すればよくなります。
- 電気的ルール: CaptureのDRCチェックで、フィジカル・ルールとエレクトリカル・ルールを分離。フィジカル・ルールだけ、エレクトリカル・ルールだけ、または両方を選択して、設計チェックを実行できます。
- チェックと保存: 新しい「Check & Save」オプション（プロジェクト・マネージャのFileメニュー内）により、DRCダイアログで現在チェック済みの電気的ルールに基づいてDRCを実行可能。DRCルールはプロジェクトごとに定義されるため、プロジェクトで電気的ルールを定義し、現在のプロジェクトで一度DRCチェックを実行する必要があります。その後、このショートカットを使用して、設計に対して選択した電気的ルールを実行できます。
16.2
- 使い勝手の強化
- OrCAD LayoutとPCB Editorの統合強化
- FPGAデザイン・イン機能の改善
- 新タイプのアノテーションのオプション
- DRCの強化
- ネットリストの強化
- OrCAD CaptureへのL2Aの統合
- ユーザー・インターフェイスのアップデート
- CIS RDBMSのサポート
- XML形式のCIS構成ファイル
- ICAの新しいActivePartsポータル
16.0
- ファイン・グリッドでの、接続可能なオブジェクトに依存しない描画オブジェクトの配置と移動
- PSpiceモデル・ライブラリのアーカイブ機構の強化
- ケイデンス・ヘルプ
- CIS BOM規格のメカニカル部品とアセンブリのサポート
15.7
- 部品アノテーションの制御
- PSpiceのグラウンド・ゼロ・シンボル
- マウスホイールのサポート
- 新しいドラッグ動作設定オプション
- 信号フロー・プロパティのUIに新しい単位の値
- ネット・リストフォーマッターのカスタマイズ
- マウスボタンのダブルクリックによる下位階層の表示
- クエリーの保存
- Crystal Reportsバージョン11.0
10.x
- 10.5 – 分割部品シンボル生成の強化
- 10.5 – アーカイブの強化
- 10.5 – フラットネット間の差動ペア
- 10.5 – スプレッドシートからの新しい部品の作成
- 10.5 – 信号フロー・プロパティのバスへの割り当て
- 10.5 – 配置済み部品からデータベース部品へのリンクの設定
- 10.5 – 設計バリアント情報の表示
- 10.3 – 分割部品シンボルの生成
- 10.3 – PCB Editorへの信号プロパティ・フロー
- 10.3 – ページ・ナビゲーション
- 10.3 – 保持された参照指定子によるキャッシュの置換
- 10.3 – 最新のXilinx形式とAltera形式のインポート
- 10.0 – 設計レベルのプロパティ管理
- 10.0 – 無制限の「undo/redo」
- 10.0 – 試行シナリオ用のラベル・ステータス
- 10.0 – シミュレーション・プロファイルのサポートの強化
- 10.0 – アナログ・プロジェクトの新しいディレクトリ構造
- 10.0 – アノテーションの改善
- 10.0 – ソフト的保存
- 10.0 – 設計の自動バックアップ
- 10.0 – 階層化ブロックでのポート/ピンの動的なアップデート
- 10.0 – チーム設計向けのファイルのロック
- 10.0 – 複数のバージョンのOrCAD Captureの起動
- 10.0 – 印刷とプロットの強化
- 10.0 – OrCAD Layoutでの設計再利用のサポート
- 10.0 – OrCAD Capture-Allegro PCBフローの大幅な改善
- 10.0 – Occurenceプロパティのインスタンス・ユーティリティへのプッシュ
- 10.0 – Xilinx Design Managerバージョン4.1、4.2の出力ファイルのサポート
- 10.0 – EDIF 2.0.0のインポート/エクスポート機能の改善
